filed 2/28/02 Birch, Stewart, etal (703) 205-8000

日本国特許庁 (703) 205-8006 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 2月 6日

出願番号

Application Number: 特願 2

人

特願2002-029742

[ST.10/C]:

[JP2002-029742]


出 願 Applicant(s):

シャープ株式会社

APR-2 2002 2300 MAIL ROOM

2002年 3月 8日

特許庁長官 Commissioner, Japan Patent Office 及川耕



特2002-029742

【書類名】 特許願

【整理番号】 01J04519

【提出日】 平成14年 2月 6日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H03F 3/45

【発明の名称】 可変利得増幅器

【請求項の数】 18

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 宮本 雅之

【特許出願人】

【識別番号】 000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100080034

【弁理士】

【氏名又は名称】 原 謙三

【電話番号】 06-6351-4384

【先の出願に基づく優先権主張】

【出願番号】 特願2001-55482

【出願日】 平成13年 2月28日

【手数料の表示】

【予納台帳番号】 003229

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

特2002-029742

【包括委任状番号】 9003082

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 可変利得増幅器

【特許請求の範囲】

【請求項1】

入力信号を増幅する増幅トランジスタと、

該増幅トランジスタの大きさおよび上記増幅トランジスタを流れる電流の経路 を制御する電流経路制御部とを備えていることを特徴とする可変利得増幅器。

【請求項2】

上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御 トランジスタを有しており、

上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されていることを特徴とする請求項1に記載の可変利得増幅器。

【請求項3】

各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有していることを特徴とする請求項2に記載の可変利得増幅器。

【請求項4】

各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力されることを特徴とする請求項3に記載の可変利得増幅器。

【請求項5】

上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えていることを特徴とする請求項4に記載の可変利得増幅器。

【請求項6】

上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位 回路に電流を流すような値との2つの電圧であることを特徴とする請求項4に記載の可変利得増幅器。

【請求項7】

上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することを特徴とする請求項6に記載の可変利得増幅器。

【請求項8】

上記電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧 を発生することを特徴とする請求項7に記載の可変利得増幅器。

【請求項9】

上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御することを特徴とする請求項1に記載の可変利得増幅器。

【請求項10】

上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、

上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えている ことを特徴とする請求項9に記載の可変利得増幅器。

【請求項11】

上記増幅トランジスタが増幅トランジスタ差動対からなることを特徴とする請求項2、3、4、5、6、7、8または10に記載の可変利得増幅器。

【請求項12】

各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることを特徴とする請求項2、3、4、5、6、7、8、10または11に記載の可変利得増幅器。

【請求項13】

各単位回路の出力がソースに接続されるトランジスタ差動対と、

該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンス とを備え、

上記トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることを特徴とする請求項2、3、4、5、6、7、8または10に記載の可変利得増幅器。

【請求項14】

各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、

該第1および第2トランジスタ差動対のそれぞれの出力を電源に接続する負荷 インピーダンスとを備え、

上記第1および第2トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることを特徴とする請求項1 1に記載の可変利得増幅器。

【請求項15】

各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、

各増幅トランジスタ差動対の差動出力の一方がソースに接続される第3トランジスタ差動対および該差動出力の他方がソースに接続される第4トランジスタ差動対であって、互いの差動出力が交差接続される第3および第4トランジスタ差動対と、

該第1ないし4トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、

上記第1および第2トランジスタ差動対の差動入力に180°位相のシフトした第1発振信号が入力される一方、第3および第4トランジスタ差動対の差動入

力に上記第1発振信号が90°位相シフトした第2発振信号が入力されることを 特徴とする請求項11に記載の可変利得増幅器。

【請求項16】

第1トランジスタと、該第1トランジスタと対になってカレントミラーを構成する第2トランジスタと、上記第1および第2トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていることを特徴とする請求項2、3、4、5、6、7、8、10、11、12、13、14または15に記載の可変利得増幅器。

【請求項17】

各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源 を備えていることを特徴とする請求項2、3、4、5、6、7、8、11、12 、13、14、15または16に記載の可変利得増幅器。

【請求項18】

上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるため の2値をとり、

i (0, 1, 2, …, k; kは0以上の整数)段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をwiとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をi=0から1つずつ段階的に増加させていくときに、第i段階の利得を持つ増幅トランジスタのチャネル幅をWiとし、

$$R = (W k / W 0)^{1/k}$$

を満たす定数Rを設定すると、上記増幅トランジスタは、そのチャネル幅が、

$$w i = W 0 \times R^{i} - W 0 \times R^{(i-1)}$$

を満たすように形成されていることを特徴とする請求項 5、 1 1、 1 2、 1 3、 1 4、 1 5、 1 6 または 1 7 に記載の可変利得増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体素子を用いて構成する高い線形性を持つ可変利得増幅器に係り、特に、広帯域の無線通信機の実現等に有効な可変利得増幅器に関するものである。

[0002]

【従来の技術】

ケーブルや電波を用いたテレビ放送のチューナのような広帯域の無線通信機は、強い信号が入力されたときのチャンネル間相互変調妨害を抑えるため、高い線形性(歪の小さい)を持つ可変利得増幅器を必要とする。従来のディスクリート部品を用いて構成されるチューナでは、線形性の高いPINダイオード部品を用いて信号の減衰器を構成し、増幅器には強い信号が入力されないようにして、相互変調妨害信号の発生を抑えてきた。しかし、CMOSやBipolar等の一般に用いられる半導体集積回路上にPINダイオードを形成することはできない。このため、無線通信機を半導体集積回路で構成するためには、異なる可変利得増幅器を実現する方法が必要になる。

[0003]

このような可変利得増幅器の構成方法が、米国特許 6, 100, 761号(Highly Linear Variable-Gain Low Noise Amplifier) に開示されている。この増幅器は、図23に示すように、トランジスタIQ1・IQ2を含むNPNトランスコンダクタ対を備えている。トランジスタIQ1・IQ2のコレクタには、可変抵抗1Rcを介して電源電圧Vcが印加され、エミッタには可変抵抗1Reを介してGNDラインに接続されている。また、トランジスタIQ1・IQ2のベースは、それぞれ入力IN+・INーが入力されるとともに、それぞれ抵抗1Rb1・1Rb2を介してバイアス電圧Vbが入力される。

[0004]

この増幅器の利得は、1 R c / (1 / g m + 1 R e) となる。ここで、g m は、トランジスタ I Q 1・ I Q 2 のトランスコンダクタンスを表している。上記の

増幅器では、1Reを図24に示すように、抵抗Rn1・Rn2・Rn3…からなる抵抗ラダーおよび各抵抗間に接続されたnMOSスイッチMn1・Mn2・Mn3…によって構成して可変利得の制御を実現している。nMOSスイッチMn1・Mn2・Mn3…は、それぞれゲートに入力される電圧Vn1・Vn2・Vn3…によって動通・遮断が制御される。

[0005]

【発明が解決しようとする課題】

ところが、上記の増幅器には、次の3つの課題がある。

[0006]

第1に、抵抗ラダーを精度よく設計するためには、nMOSスイッチMn1・Mn2・Mn3 …のオン抵抗を低く抑える必要がある。しかし、例えば、標準的な 0.25μ mCMOSプロセスを用いてオン抵抗 1Ω のスイッチを作るためにはチャネル幅が 1000μ mである巨大なトランジスタを必要とする。従って、上記の抵抗ラダーを実現するには、このような巨大なトランジスタが複数必要になり、このために実装面積が大きくなる。

[0007]

第2に、可変抵抗1Reの抵抗値を変化させると回路を流れる電流が変化し、トランジスタの動作点が変動する。この変動を抑えるため、図25に示すようなバイアス電圧Vbの調整回路を設けている。この調整回路では、トランジスタ5Q1のコレクタとベースとの間に抵抗5Rbが接続され、トランジスタ5Q1のエミッタとGNDラインとの間に可変抵抗5Reが設けられている。また、抵抗5Rbとコレクタとの接続点にバイアス電流51cが流され、同コレクタに現れる電圧5Vbがバッファアンプ501を介してバイアス電圧Vbとして出力される。しかし、この調整回路では、抵抗ラダーのレプリカとなる抵抗5Rbを含むため、実装面積が大きくなる。

[0008]

第3に、図23および図25に示す構成は、Bipolar トランジスタが用いられているが、BiCMOSプロセスよりも安価なCMOSプロセスを用いて同様の回路を実現するため、Bipolar トランジスタをMOSトランジスタに置き換えた

ものを考える。ここで、MOSトランジスタを流れる電流Iは、

$$I = K \cdot (W/L) \cdot Vod^2$$
 … (1) で与えられる。

[0009]

ここで、Kはプロセスから決まる定数であり、Wはトランジスタのチャネル幅であり、Lはトランジスタのチャネル長である。また、Vod=Vgs-Vthであり、Vgs=Vg-Vs である。ここに、Vg はゲート電圧であり、Vs はソース電圧であり、Vthはトランジスタの閾値電圧である。そうすると、利得を下げるために可変抵抗1Reの抵抗値を変えても、バイアス電圧Vb の調整回路が一定電流を流すように働き、電圧Vodが変化しない。

[0010]

ところで、回路の3次の歪成分を現す指標であり、2トーン入力を与えた際の3次相互変調成分が1次の成分と同じ値になる入力値であるIIP3 (3次の入力インターセプトポイント)に関して、文献 "RF Linearity of Short-Channel MOSFETs, Theerachet Soorapanth and Thomas H. Lee, First International Workshop on Design of Mixed-Mode Integrated Circuits and Applications, Cancun, Mexico, July, 28-30, 1997, pp.81-84" に言及されている。この文献のFig.5によると、MOSトランジスタのIIP3はVodの値で決まることがわかる。従って、可変抵抗1Reの抵抗値を変えることで増幅器の利得を変えてもIIP3は変化しない。

[0011]

本発明は、上記の事情に鑑みてなされたものであって、利得の減少分をIIP 3の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することを目的としている。

[0012]

【課題を解決するための手段】

本発明の可変利得増幅器は、上記の課題を解決するために、入力信号を増幅する増幅トランジスタと、上記増幅トランジスタの大きさおよび上記増幅トランジスタを流れる電流の経路を制御する電流経路制御部とを備えていることを特徴と

している。

[0013]

上記の構成では、電流経路制御部によって電流を一定に保った状態で、増幅トランジスタの大きさ(W/L)が縮小または増大すると、線形性の指標であるIIP3が増大または減少し、利得が低下または上昇する。これにより、CMOS構成の可変利得増幅器において利得を低下させても、IIP3が増大しないという不都合を解消することができる。また、従来、可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要になる。

[0014]

本発明の基本となる上記の可変利得増幅器は、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路をさらに備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されていることが好ましい。

[0015]

この構成では、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。

[0016]

この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの 動作制御電圧を複数の値に切り替える切替制御回路を有していることが好ましい 。このように構成することにより、増幅トランジスタの大きさと、単位回路にお ける増幅トランジスタを流れる電流とを制御することができる。

[0017]

この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する 上記動作制御電圧が入力されることが好ましい。このように構成することにより 、使用する動作制御電圧の数が少なくなる。

[0018]

この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えていることが好ましい。このように構成することにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。

[0019]

あるいは、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との2つの電圧であることが好ましい。このような構成では、電流を遮断することにより増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。

[0020]

この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することが好ましい。このように構成することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。

[0021]

この可変利得増幅器においては、電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することが好ましい。このように構成することにより、電流が流れる単位回路からなる可変利得増幅器において、利得の減少分を確実にIIP3の増大分として作用させることができる。

[0022]

本発明の基本となる前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御することが好ましい。このように構成することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、IIP3を増大させることができる。

[0023]

この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えていることが好ましい。

[0024]

このような構成では、補助電流制御トランジスタに電流源によって一定の電流が流れる一方、電流制御トランジスタおよびこれとともにカレントミラーを構成する補助電流制御トランジスタが、切替制御回路によって切り替えられた動作制御電圧によって動通・遮断が制御される。これにより、電流制御トランジスタにも、補助電流制御トランジスタに流れる一定の電流が流れるので、同じ電流が増幅トランジスタにも流れる。このような可変利得増幅器では、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをMOSトランジスタで簡素に構成することによって実現できる。

[0025]

単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタ が増幅トランジスタ差動対からなることが好ましい。このように構成することに より、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接 地電圧の変動に耐性の高い回路を構成することができる。

[0026]

単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、 負荷インピーダンスを介して電源に接続されていることが好ましい。このように 構成することにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変 利得増幅器が実現できる。

[0027]

単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。

[0028]

この可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、該第1および第2トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第1および第2トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。

[0029]

あるいは、増幅トランジスタ差動対を備えた上記の可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第3トランジスタ差動対および該差動出力の他方がソースに接続される第4トランジスタ差動対であって、互いの差動出力が交差接続される第3および第4トランジスタ差動対と、該第1ないし4トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第1および第2トランジスタ差動対の

差動入力に180°位相のシフトした第1発振信号が入力される一方、第3および第4トランジスタ差動対の差動入力に上記第1発振信号が90°位相シフトした第2発振信号が入力されることが好ましい。

[0030]

このように構成することにより、ある信号成分が第1および第2トランジスタ 差動対の出力から取り出され、その信号成分を90°位相シフトした信号成分が第3および第4トランジスタ差動対の出力から取り出される。これにより、このような異なる2つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。

[0031]

単位回路を備えた上記の各可変利得増幅器においては、第1トランジスタと、この第1トランジスタと対になってカレントミラーを構成する第2トランジスタと、上記第1および第2トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各単位カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていることが好ましい。

[0032]

このように構成することにより、可変インピーダンスカレントミラー回路が、 増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを 大きくするので、十分な電流を流すことができる。これにより、補助電流制御ト ランジスタから電流制御トランジスタへコピーされる電流が減少することはない

[0033]

単位回路を備えた上記の各可変利得増幅器においては(ただし、上記補助電流 制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く)、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流 源を備えていることが好ましい。このように構成することにより、電流制御トラ ンジスタの遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、IIP3を増大させることができる。

[0034]

上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための2値をとり、i(0,1,2,…,k;kは0以上の整数)段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をwiとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をi=0から1つずつ段階的に増加させていくときに、第i段階の利得を持つ増幅トランジスタのチャネル幅をWiとし、

 $R = (W k / W 0)^{1/k}$

を満たす定数Rを設定すると、上記増幅トランジスタは、そのチャネル幅が、

$$w i = W 0 \times R^{i} - W 0 \times R^{(i-1)}$$

を満たすように形成されていることが好ましい。

[0035]

上記の構成では、増幅トランジスタの大きさを変化させるときに、切替制御信号にi段階の順位を付与することによって、i=0からkの順に、切替制御信号が動作制御電圧を電流制御トランジスタを導通させる動作制御電圧に切り替えていくと、導通する電流制御トランジスタの数(すなわち、それを含む単位回路の数)が段階的に増加していき、それに応じて、導通した電流制御トランジスタによって流れる電流が制御される増幅トランジスタの数も増加していく。第i段階の利得を持つ増幅トランジスタ(i=0からkまでの段階で導通した電流制御トランジスタによって電流が制御される全ての増幅トランジスタ)のチャネル幅(加算チャネル幅と称する)Wiは、各増幅トランジスタのチャネル幅wiの総和で表され、また、増幅トランジスタのチャネル幅wiが上式のように、定数Rを

公比とする等比数列 $W \ O \times R^i$ および等比数列 $W \ O \times R^{(i-1)}$ の階差数列で表されるように設定される。

[0036]

これにより、加算チャネル幅Wiは、定数Rのべき乗に比例する(後述の式(6)参照)。また、電流制御トランジスタの導通によって導通した増幅トランジスタによって定まる利得は、加算チャネル幅Wiのべき乗に比例する。それゆえ、上記の利得は、デシベル表示(対数表示)でiに線形に依存する。

[0037]

【発明の実施の形態】

本発明の各実施の形態について図1ないし図22および図26に基づいて説明 すれば、以下の通りである。

[0038]

まず、本実施の形態に係る可変利得増幅器の基本原理について説明する。

[0039]

図1に示すように、増幅トランジスタ部Qと、電流経路制御回路Cとを備えている。電流経路制御部としての電流経路制御回路Cは、増幅トランジスタ部Qに流れる電流の経路を制御することによって、増幅トランジスタ部Qを構成するトランジスタの大きさならびにIIP3および利得を制御する。

[0040]

(1) 式より、MOSトランジスタのIIP3を決める電圧Vodは、

$$Vod = \{I/(K \cdot W/L)\}^{1/2}$$
 … (2)
と表される。一方、 MOS トランジスタの利得を決めるトランスコンダクタンス g m は、式 (1) を微分することにより、

 $g m = 2 \cdot K \cdot (W/L) \cdot Vod = 2 \cdot \{I \cdot K \cdot W/L\}^{1/2} \cdots (3)$ となる。

[0041]

(2) 式および(3) 式より、電流制御回路Cによって電流 I を一定に保った 状態で、トランジスタの大きさW/Lが縮小または増大すると、電圧 V odまたは I I P 3 が増大または減少し、トランスコンダクタンスg mまたは利得が減少ま たは増大することがわかる。本発明の可変利得増幅器は、この現象に基づき、増幅トランジスタを流れる電流 I を保って、トランジスタの大きさW/Lを縮小あるいは増大することにより、IIP3を増大あるいは減少させ、利得を低下あるいは上昇させることができる。

[0042]

以下に、上記の可変利得増幅器の具体的構成を各実施の形態において説明する。 。なお、各実施の形態で共通する構成要素については、同一の符号を付記する。

[0043]

[実施の形態1]

本実施の形態に係る可変利得増幅器は、図2に示すように、信号入力トランジスタ11 (増幅トランジスタ) および電流制御トランジスタ12からなる単位回路1を複数備えている。この単位回路1では、信号入力トランジスタ11のソースと電流制御トランジスタ12のドレインとが接続され、信号入力トランジスタ11のドレインを信号出力としている。単位回路1…が並列に配置されるとともに、各単位回路1の信号入力(信号入力トランジスタ12のゲート)同士が接続され、かつ信号出力同士が接続されることにより、制御入力を複数有する可変トランスコンダクタンス(電圧電流利得)回路が構成される。

[0044]

このように構成される可変トランスコンダクタンス回路において、電流制御トランジスタ12のゲート電圧を制御することにより、各単位回路1(信号入力トランジスタ11)を流れる電流を独立に制御することができる。電流制御トランジスタ12のゲートに一方の電源電圧(低電位側電源電圧)、例えば、nMOSトランジスタであれば接地電圧を与え、pMOSトランジスタであれば電源電圧(高電位側電源電圧)を与えることにより、その単位回路1の電流を遮断することができる。すなわち、この単位回路1の信号入力トランジスタ11が入力信号の増幅に寄与しないので、信号入力トランジスタ11の実質的な大きさを単位回路1毎に制御することができる。もちろん、後述するように、信号入力トランジスタ11の大きさは各単位回路1で異なっていても良い。

[0045]

上記の構成において、各単位回路1のトランジスタのゲート長Lを共通にする ことにより、信号入力トランジスタ11の大きさW/Lを制御することができる

[0046]

[実施の形態2]

本実施の形態に係る可変利得増幅器は、図3(a)に示すように、図2の可変利得増幅器における単位回路1にさらに電流制御切替スイッチ13を備えた単位回路2を複数備えている。切替制御回路としての電流制御切替スイッチ13は、電流制御用トランジスタ12のゲート(入力部)に与えるゲート電圧(動作制御電圧)として、異なる電流制御電圧Vcnt1・Vcnt2を切替制御信号Bによって切り替えて与える。切替制御信号Bは、各ビットを構成するb0,b1,…,bk(kは0以上の整数)からなるデジタル信号であり、各ビットの値が各単位回路2に入力される。

[0047]

通常、この切替制御信号Bは、出力信号の大きさが一定になるように、入力信号、あるいは出力信号の大きさに応じて生成される。

[0048]

なお、図3(a)の構成では、2つの電流制御電圧Vcnt1・Vcnt2を切り替える場合について示しているが、3つ以上の電流制御電圧を切り替えるようにしてもよい。

[0049]

このようなロジック制御により、電流増幅に寄与する信号入力トランジスタ11の大きさと、単位回路2を流れる電流とが制御可能になり、より精度の高い制御を行うことができる。例えば、B=0、すなわち(b0, b1, …, bk)が全て"0"の場合、全てのトランジスタが遮断されるので、出力電流が流れない。(b0, b1, …, bk)のうち1つでも"1"であれば、それが入力される単位回路2における電流制御トランジスタ12が動作する。さらに、(b0, b1, …, bk)が全て"1"である場合、電流制御トランジスタ12を流れる電流が最大となる。



[0050]

上記の電流制御切替スイッチ13は、具体的には、例えば、図3(b)に示すように伝送ゲート13a・13bと、インバータ13cとから構成されている。 伝送ゲート13aは、pMOSランジスタpQ1と、nMOSトランジスタnQ 1とが並列に接続されてなり、伝送ゲート13bは、pMOSトランジスタpQ 2と、nMOSトランジスタnQ2とが並列に接続されてなる。インバータ13 cは、pMOSトランジスタpQ3と、nMOSトランジスタnQ3とが直列に 接続されてなる。

[0051]

切替制御信号Bの各ビット bn(n=0,1,...,k) は、pMOSトランジ スタ $pQ2 \cdot pQ3$ および $nMOSトランジスタ<math>nQ1 \cdot nQ3$ のゲートに入力 される。また、pMOSトランジスタ<math>pQ3 およびnMOSトランジスタ<math>nQ3 のドレイン同士の接続点は、pMOSランジスタ<math>pQ1 およびnMOSトランジスタ<math>nQ2 のゲートに接続されている。

[0052]

このように構成される電流制御切替スイッチ 1 3 では、ビット b n の値が、n MOSトランジスタn Q 1 およびp MOSトランジスタp Q 2 のゲートに直接入力される一方、インバータ 1 3 c を介して反転された状態でp MOSトランジスタp Q 1 およびn MOSトランジスタn Q 2 のゲートに入力される。これにより、ビット b n の 2 値に応じて伝送ゲート 1 3 a \cdot 1 3 b のいずれか一方が開いて、電流制御電圧 V cnt1 \cdot V cnt2 のいずれか一方を出力する。

[0053]

ここで、図3 (a) の構成では、信号入力トランジスタ11の大きさと、単位 回路2を流れる電流との制御を単位回路2毎に異ならせるように、各単位回路2 で電流制御電圧Vcnt1・Vcnt2をどのように設定してもよい。

[0054]

また、図4に示すように、電流制御電圧Vcnt1・Vcnt2を各単位回路2で共通化してもよい。このような構成では、2つの電流制御電圧Vcnt1・Vcnt2のみを用いるので、多くの電圧を用意する必要がなく、信号入力トランジスタ11を流

れる電流量の制御が容易になる。

[0055]

例えば、図5に示す構成では、電流制御電圧Vcnt1・Vcnt2を変化させる制御電圧発生回路31を備えている。制御電圧発生回路31は、電流制御電圧Vcnt1・Vcnt2の値を切替制御信号Bの各ビットbnの値に応じて制御する。これにより、各ビットbnの値に応じて、電流制御電圧Vcnt1・Vcnt2の値を変化させて、増幅に寄与する信号入力トランジスタ11の大きさを変化させるとともに、信号入力トランジスタに流れる電流量を制御することができる。

[0056]

また、図6に示す構成では、図5の特別な実施形態として、電流制御電圧Vcnt2 (Vcnt1であってもよい)が、信号入力トランジスタ11に流れる電流を遮断するための一方の電源電圧Vss (低電位側の例えば接地電圧)に固定されている

[0057]

このような構成では、電流を遮断することにより信号入力トランジスタ11の 大きさが小さくなった場合、流れる電流量を一定に保つためには、電流制御電圧 Vcnt1 (またはVcnt2)を電流を遮断する一方の電源電圧Vssから遠ざかるよう に制御すればよい。また、制御電圧発生回路31は、電流が遮断された単位回路 2の数に応じて他方の電流制御電圧Vcnt1 (またはVcnt2)を変化させ、残余の 単位回路2に流れる総電流量を一定となるように制御している。

[0058]

図7に示す構成は、図6の構成を実現する一例であって、制御電圧発生回路31としてDA変換器32を備えている。このDA変換器32は、入力されるデジタルの切替制御信号Bをアナログに変換して電流制御電圧Vcntlを生成する。

[0059]

〔実施の形態3〕

本実施の形態に係る可変利得増幅器は、図8に示すように、前述の図4ないし図7に示す可変利得増幅器の機能をMOSトランジスタで簡潔に実現するように構成されている。この可変利得増幅器は、具体的には、前述の単位回路2の代わ

りに、各単位回路 2 にさらに補助電流制御トランジスタとしての電流制御トランジスタ14を加えた単位回路 3 を複数備えるとともに、電流源 1 5 を備えている

[0060]

複数の単位回路3…は、単位回路2…と同様、並列に配置されている。また、各単位回路3の信号入力同士が接続されるとともに、各単位回路3の信号出力同士が接続されている。

[0061]

信号入力トランジスタ11のソースと電流制御トランジスタ12のドレインとが接続され、電流制御トランジスタ12のゲートは、電流制御トランジスタ14のゲート、および電流制御切替スイッチ13の出力端に接続されている。電流制御切替スイッチ13の一方の入力端には前述の電源電圧Vssが入力され、他方の入力端には電流制御トランジスタ14のドレインが接続されている。また、各単位回路3の電流制御トランジスタ14のドレイン同士が一定の電流値Iの電流を供給する電流源15に接続されている。

[0062]

このように構成される可変利得増幅器では、各単位回路3において、電流制御トランジスタ12・14がカレントミラーを構成するので、切替制御信号Bがいかなるデジタル入力値であっても(ただし、全ビットが0の場合を除く)、電流制御トランジスタ12・14の遮断・導通が同様に行われる。それゆえ、信号入力トランジスタ11は、その大きさに関わらず、流れる電流が電流源15の電流値Iに保たれる。これにより、信号入力トランジスタ11の大きさが小さくなって利得が下がると、電圧Vodが大きくなりIIP3が増大する。

[0063]

この状況をシミュレーションで再現したものを図9(a)および(b)に示す。このシミュレーションでは、信号入力トランジスタ11、電流制御トランジスタ12、電流制御トランジスタ14とも、W=10μm、L=0.24μmで定まる大きさである単位回路3が64個並列接続された回路を用いている。

[0064]

図9 (a) は、増幅に寄与する単位回路3の数(トランジスタの大きさ)を横軸にLogスケールで示し、その数が2、4、8、16、32、64である場合の利得およびIIP3の変化を示したグラフである。このグラフから、単位回路数が増加するにしたがって利得が増大する一方、IIP3が減少することが確認できる。図9 (b) は、横軸に利得をとり、縦軸にIIP3をとってプロットしたグラフである。このグラフから、利得が減少していくにしたがってIIP3が増加する対応が確認できる。

[0065]

なお、図9(a)のグラフから、増幅に寄与するトランジスタの大きさをべき 乗で変化させることにより、その利得特性および IIP3特性がほぼ線形に変化 することがわかる。

[0066]

〔実施の形態4〕

本実施の形態に係る可変利得増幅器は、図10に示すように、図7に示す可変 利得増幅器の出力が、負荷インピーダンス16を介して他方の電源に接続される ように構成されている。この電源は、電源電圧Vcc(高電位側の電源電圧)を発 生する。これにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変 利得増幅器が実現できる。

[0067]

なお、このような構成は、図7の可変利得増幅器に限らず、図1ないし図6および図8の可変利得増幅器に適用できる。

[0068]

[実施の形態5]

本実施の形態に係る可変利得増幅器は、図11に示すように、図7に示す可変利得増幅器の出力がトランジスタ差動対17を介して2つの負荷インピーダンス18・19に接続され、さらにこれらを介して電源電圧Vccのラインに接続されるように構成されている。トランジスタ差動対17は、トランジスタ17a・17bからなり、それぞれのゲートには、互いに180°位相のシフトした発振信号VLOが入力される。このように構成することによって、可変利得制御機能を持

つミキサ回路を実現できる。

[0069]

通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように 融合して構成されることにより、回路の線形性を劣化する電圧/電流変換を行う 部分が一箇所になり、回路の線形性を容易に向上させることができる。

[0070]

なお、このような構成は、図7の可変利得増幅器に限らず、図1ないし図6お よび図8の可変利得増幅器に適用できる。

[0071]

また、本実施の形態の可変利得増幅器は、トランジスタ差動対17と同様なトランジスタ差動対をもう1つ追加することによって、後述する実施の形態8におけるトランジスタ差動対 $20 \cdot 22$ (図21参照)を備えたように構成されていてもよい。このような構成では、追加されたトランジスタ差動対のソースが可変利得増幅器の出力に接続され、追加されたトランジスタ差動対の差動出力がそれぞれ異なる2つの負荷インピーダンス(例えば図21の負荷インピーダンス $24 \cdot 25$)に接続される。また、一方のトランジスタ差動対には、上記発振信号 V_{L0} と同様な発振信号(例えば、図21の発振信号 V_{L0} I)が入力され、他方のトランジスタ差動対には、その発振信号が90°位相シフトした発振信号(例えば、図21の発振信号 V_{L0} Q)が入力される。

[0072]

この構成では、ある信号成分が一方のトランジスタ差動対からから取り出され、その信号成分を90°位相シフトした信号成分が他方のトランジスタ差動対から取り出される。これにより、このような異なる2つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。

[0073]

[実施の形態6]

実施の形態1ないし5の可変利得増幅器においては、入力信号および出力信号 が全差動信号ではない。本実施の形態では、これらの信号を全差動信号とするこ とにより、電源電圧や接地電圧の変動に耐性の高い回路が構成できる。

[0074]

図12ないし図19に、それぞれ、図2ないし図8および図10の可変利得増幅器に、ある回路の入出力を全差動構成にした可変利得増幅器を示す。具体的には、各可変利得増幅器では、信号入力トランジスタ11に代えて、信号入力トランジスタ11a・11bの差動対を備えている。

[0075]

以下に、本実施の形態の可変利得増幅器の代表例として図18の構成(図8の可変利得増幅器に対応)を説明する。

[0076]

この構成では、信号入力トランジスタ11a・11bのソースが、ともに電流制御トランジスタ12のドレインに接続され、電流制御トランジスタ12のゲートが、電流制御トランジスタ14のゲート、および電流制御切替スイッチ13の出力端に接続されている。電流制御切替スイッチ13の一方の入力端には前述の電源電圧Vssが入力され、他方の入力端には電流制御トランジスタ14のドレインが接続されている。また、各単位回路3の電流制御トランジスタ14のドレインがともに電流源15に接続されている。

[0077]

各単位回路3については、差動信号入力同士が接続されるとともに、差動信号 出力同士が接続されている。つまり、差動信号入力については、信号入力トラン ジスタ11a…のゲート同士が接続される一方、信号入力トランジスタ11b… のゲート同士が接続されている。また、差動信号出力については、信号入力トランジスタ11a…のドレイン同士が接続される一方、信号入力トランジスタ11 b…のドレイン同士が接続されている。

[0078]

このような構成では、切替制御信号Bがいかなるデジタル入力値であっても(ただし、全ビットが0の場合を除く)、各単位回路3において、電流制御トランジスタ12・14の遮断および導通が同様に行われるため、信号入力トランジスタ11a・11bの大きさに関わらず、流れる電流は電流源15の電流値Iに保たれる。これにより、信号入力トランジスタ11a・11bの大きさが小さくな

って利得が下がると、Vodが大きくなりIIP3が増大する全差動入出力の可変 利得増幅器を実現することができる。

[0079]

[実施の形態7]

本実施の形態に係る可変利得ミキサ回路は、図12ないし図18で示した全差 動型可変利得増幅器を用いて構成される。ここでは、本実施の形態の代表例とし て図17の全差動型可変利得増幅器を本実施の形態に適用した構成について説明 する。

[0080]

図20に示す可変利得ミキサ回路は、図17の可変利得増幅器に、さらにトランジスタ差動対20・21および負荷インピーダンス18・19を備えて構成されている。

[0081]

第1トランジスタ差動対としてのトランジスタ差動対20は、トランジスタ20a・20bが並列接続されてなり、第2トランジスタ差動対としてのトランジスタ差動対21は、トランジスタ21a・21bが並列接続されてなる。トランジスタ差動対20・21のソースは、それぞれ各単位回路2の差動出力のトランジスタ11a・11bの出力(ドレイン)に接続されている。トランジスタ差動対20の差動入力とトランジスタ差動対21の差動入力とが接続されている。具体的には、トランジスタ20a・21bのゲートが互いに接続されるとともに、トランジスタ20b・21aのゲートが互いに接続されており、それぞれの接続点には、互いに180°位相のシフトした発振信号VLOが入力される。

[0082]

また、トランジスタ差動対20・21の差動出力は、交差接続されている。具体的には、トランジスタ20aの出力がトランジスタ21aの出力に接続され、トランジスタ20bの出力がトランジスタ21bの出力に接続されている。さらに、トランジスタ20a・21aの出力は、負荷インピーダンス19を介して電源電圧Vccのラインに接続される一方、トランジスタ20b・21bの出力は、負荷インピーダンス18を介して電源電圧Vccのラインに接続されている。

[0083]

通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように 融合して構成されることにより、回路の線形性を劣化する電圧/電流変換を行う 部分が一箇所になり、回路の線形性を容易に向上させることができる。

[0084]

なお、このような構成は、図17の可変利得増幅器に限らず、図12ないし図 16および図18の可変利得増幅器に適用できる。

[0085]

[実施の形態8]

本実施の形態に係る可変利得ミキサ回路は、図21に示すように、図12ない し図18で示した全差動型可変利得増幅器を用いて構成される。この可変利得ミ キサ回路は、無線通信の受信機などで必要となる、ある信号成分とそれを90° 位相シフトした信号成分を取り出す可変利得制御機能を持つミキサ回路である。 ここでは、本実施の形態の代表例として図17の全差動型可変利得増幅器を本実 施の形態に適用した構成について説明する。

[0086]

図21に示す可変利得ミキサ回路は、図17の可変利得増幅器に、さらにトランジスタ差動対20~23および負荷インピーダンス18・19・24・25を備えて構成されている。

[0087]

各単位回路 2 の差動出力とトランジスタ差動対 2 0 ・ 2 1 との接続、トランジスタ差動対 2 0 ・ 2 1 同士の接続およびトランジスタ差動対 2 0 ・ 2 1 と負荷インピーダンス 1 8 ・ 1 9 との接続は、前述の実施の形態 7 の可変利得ミキサ回路(図 2 0 参照)における接続と同様である。ただし、トランジスタ差動対 2 0 ・ 2 1 の差動入力には、前述の発振信号 V_{L0} と同様な 1 8 0 。位相のシフトした第 1 発振信号としての発振信号 V_{L0} I が入力される。

[0088]

一方、第3トランジスタ差動対としてのトランジスタ差動対22は、トランジスタ22a・22bが並列接続されてなり、第4トランジスタ差動対としてのト

ランジスタ差動対 2 3 は、トランジスタ 2 3 a · 2 3 b が並列接続されてなる。トランジスタ差動対 2 2 · 2 3 は、それぞれ各単位回路 2 の差動出力のトランジスタ 1 1 a · 1 1 b の出力に接続されている。トランジスタ差動対 2 2 の差動入力とが接続されている。具体的には、トランジスタ 2 2 a · 2 3 b のゲートが互いに接続されるとともに、トランジスタ 2 2 b · 2 3 a のゲートが互いに接続されており、それぞれの接続点には、発振信号 V_{L0} I が 9 0 ° 位相シフトした第 2 発振信号としての発振信号 V_{L0} Qが入力される。

[0089]

また、トランジスタ差動対22・23の差動出力は、交差接続されている。具体的には、トランジスタ22aの出力がトランジスタ23aの出力に接続され、トランジスタ22bの出力がトランジスタ23bの出力に接続されている。さらに、トランジスタ22a・23aの出力は、負荷インピーダンス25を介して電源電圧Vccのラインに接続される一方、トランジスタ22b・23bの出力は、負荷インピーダンス24を介して電源電圧Vccのラインに接続されている。

[0090]

このような構成では、ある信号成分が第1出力から取り出され、その信号成分を90°位相シフトした信号成分が第2出力から取り出される。これにより、このような異なる2つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。

[0091]

この構成でも、通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧/ 電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。

[0092]

なお、このような構成は、図17の可変利得増幅器に限らず、図12ないし図 16および図18の可変利得増幅器に適用できる。

[0093]

[実施の形態9]

図8に示す実施の形態3の可変利得増幅器では、電流値を保って信号入力トランジスタ11の大きさを小さくするとVodが増大する。すなわち、信号入力用トランジスタ11のソース電圧が、電流制御トランジスタ12の電流を遮断する一方の電源電圧Vssに接近する。従って、対応する電流制御トランジスタ12のドレイン・ソース電圧Vds=Vd-Vs (ここで、Vdはドレイン電圧であり、Vs はソース電圧である)が減少する。このため、電流源15の電流値に比べて電流制御トランジスタ12が小さすぎると、その動作が線形領域に入り、電流制御トランジスタ14から電流制御トランジスタ12へコピーされる電流が減少する

[0094]

このような不都合を解消するために、信号入力トランジスタ11の大きさが小さい場合には、電流制御トランジスタ12の大きさを大きくし、そのドレイン・ソース電圧 V dsが低くても十分な電流が流れるように制御すればよい。図22(a)に示す回路は、図8の構成にその制御機能が加えられて、可変インピーダンスカレントミラー回路4を構成している。

[0095]

この可変インピーダンスカレントミラー回路4は、並列に配置された複数の単位カレントミラー回路5…を備えている。また、各単位カレントミラー回路5の電流入力同士が接続されるとともに、各単位カレントミラー回路5の電流出力同士が接続されている。また、単位カレントミラー回路5は、前述の電流制御トランジスタ12・14および電流制御切替スイッチ13を備えている。

[0096]

第1トランジスタとしての電流制御トランジスタ12のゲートは、第2トランジスタとしての電流制御トランジスタ14のゲート、および電流制御切替スイッチ13の出力端に接続されている。電流制御切替スイッチ13の一方の入力端には前述の電源電圧Vssが入力され、他方の入力端には電流制御トランジスタ14のドレインが接続されている。また、各単位カレントミラー回路5の電流制御トランジスタ14のドレイン同士が電流入力のラインに接続されている。一方、各

単位カレントミラー回路 5 の電流制御トランジスタ 1 2 のドレイン同士が電流出力のラインに接続されている。

[0097]

上記のように構成される可変インピーダンスカレントミラー回路4では、前述の切替制御信号B=(b0,b1,…,bk)(kは0以上の整数)の値を制御することにより、カレントミラートランジスタ(電流制御トランジスタ12・14)の大きさ(インピーダンス)を変えることができる。例えば、B=0、すなわち(b0,b1,…,bk)が全て0の場合、全てのトランジスタが遮断されるので、出力電流が流れない。(b0,b1,…,bk)のうち1つでも1であれば、カレントミラーとして動作する。さらに、(b0,b1,…,bk)が全て1である場合、カレントミラートランジスタの大きさが最大となるので、出力インピーダンスが最小となる。

[0098]

図22(b)に示す可変利得増幅器は、上記の可変インピーダンスカレントミラー回路4を含む単位回路6を複数備えている。単位回路6…は、必ずしも構造が同一ではなく、並列に配置され、各電流入力が電流源15に接続され、信号入力同士が接続されるとともに、信号出力同士が接続されている。単位回路6においては、可変インピーダンスカレントミラー回路4の電流出力と、信号入力トランジスタ11のソースとが接続されている。

[0099]

上記のように構成される可変利得増幅器では、切替制御信号B0, B1, …, Bnの値を制御することにより、増幅用の信号入力トランジスタ11の大きさを制御できることは、実施の形態3と同様である。信号入力トランジスタ11の大きさが小さくなった場合、導通している可変インピーダンスカレントミラー回路4のトランジスタの大きさを大きくしてインピーダンスを小さくするように制御することにより、前述の電流制御トランジスタ14から電流制御トランジスタ12へコピーされる電流が減少するという不都合を解消することができる。

[0100]

なお、本実施の形態では、図8の回路を対象にして説明したが、図2ないし図

7および図10ないし図21に示す回路の電流制御用トランジスタ12は、図22(a)の可変インピーダンスカレントミラー回路4の対応する部分で置き換えられる。これにより、このように構成された可変利得増幅器において、電流制御トランジスタ12が線形領域動作に入ることを回避することができ、電流制御トランジスタ12の動作域を拡大することができる。

[0101]

[実施の形態10]

本実施の形態に係る可変利得増幅器は、図26に示すように、図2に示した可変利得増幅器において、各単位回路1の電流制御トランジスタ12のドレイン同土が、電流値1の電流を供給する共通の電流源26に接続されている。

[0102]

このように構成される可変利得増幅器では、電流制御トランジスタ12の遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、信号入力トランジスタ11を流れる電流は電流源26の電流値Iとなる。従って、電流源26の電流値を一定に保って、遮断する単位回路数を増加させると、信号入力トランジスタ11の大きさが小さくなって利得が低下するとともに、IIP3は増大する。

[0103]

なお、上記のように各単位回路1の電流制御トランジスタ12のドレイン同士に接続される共通の電流源26を備える構成は、図3(a)、図4ないし図7、図10ないし図17、図19ないし図21に示す可変利得増幅器に適用できる。

[0104]

〔実施の形態11〕

本実施の形態に係る可変利得増幅器は、利得特性および I I P 3 特性のデシベル表示値が、導通している単位回路の数に対して線形に変化するように、各単位回路の信号入力トランジスタ 1 1 の大きさが、等比数列の階差数列となるように構成される。

[0105]

その具体的構成例を、図8の回路に基づいて説明する。この可変利得増幅器の

利得は、切替制御信号B=(b0, b1, …, bk)によって制御される。

[0106]

ここで、利得は、次のように k 段階で制御されるものとする。まず、利得が最小になるのは、 $B=(1,0,\cdots,0)$ 、すなわち、b0=1であり、それ以外のb1,…,bkが全て0のときである。次いで、利得が2番目に小さくなるのは、 $B=(1,1,0,\cdots,0)$ 、すなわち、b0,b1=1であり、それ以外のb2,…,bkが全て0のときである。このように、"1"となるb0,b1,…,bkの数が、b0から順に増えるにつれて利得が増大するので、利得が最大になるのは、 $B=(1,1,\cdots,1)$ 、すなわち、b0,b1,…,bkが全て1のときである。

[0107]

i=0,1,…,kについて、ビット(切替制御信号)biに対応する単位回路3の信号入力トランジスタ11のチャネル幅をwiと表し、第i段階(i=0からkまでの段階の全ての電流制御トランジスタ12が導通しているとき)の利得を持つ信号入力トランジスタ11のチャネル幅をWiと表すことにする。

[0108]

この定義より、i=0, 1, …, kについて、次式、

[0109]

ここで、定数Rを

 $R = (W k / W 0)^{1/k}$

と設定する。また、i=1, …, kについて、制御信号biに対応する単位回路 3の信号入力トランジスタ11のチャネル幅wiを

$$wi=W0\times R^i-W0\times R^{(i-1)}$$
 … (5) のように、定数 R を公比とする等比数 列 $W0\times R^i$ および等比数 列 $W0\times R^{(i-1)}$

の階差数列となるように構成する。

[0110]

すると、(4) 式および(5) 式より、 $i=0, 1, \dots, k$ について、次式、

$$W i = W 0 \times R^{i} \qquad \cdots (6)$$

が成立する。すなわち、第i段階の利得を持つ信号入力トランジスタ11のチャネル幅wiの総和であるチャネル幅Wiが公比Rの等比数列になることがわかる。また、利得は、Wiのべき乗に比例するので、(6)式より、デシベル表示(対数表示)でiに線形に依存することがわかる。

[0111]

実際には、(3)式より、利得(トランスコンダクタンスgm)は、Wiの1/2べき乗に比例する。従って、(6)式より、

$$Wi^{1/2} = Wo^{1/2} \times Ri^{1/2}$$
 … (7) が得られる。

[0112]

デシベル表示のために (7) 式において対数をとると、右辺は、

 $1/2 \times 1 \circ g (W0) + i \times 1/2 \times 1 \circ g (R)$

と表される。この式はiの一次関数であり、利得のデシベル表示値が、単位回路 3の数iに線形に依存することが証明された。

[0113]

これにより、広い可変域を得ることができる

なお、本実施の形態では、図8の回路を対象にして説明したが、上記のように、利得のデシベル表示値を単位回路の数に線形に依存するように構成することは、切替制御信号Bを用いる図3ないし図7、図10、図11、図13ないし22および図26に示す回路にも適用が可能である。

[0114]

【発明の効果】

以上のように、本発明の可変利得増幅器は、入力信号を増幅する増幅トランジスタと、上記増幅トランジスタの大きさおよび上記増幅トランジスタを流れる電流の経路を制御する電流経路制御部とを備えている構成である。

[0115]

これにより、CMOS構成の可変利得増幅器において利得を低下させても、IIP3が増大しないという不都合を解消することができる。また、従来可変利得

のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要となる。従って、利得の減少分を I I P 3 の増大分として作用させることができる小さい実装面積の可変利得増幅器を提供することができるという効果を奏する。

[0116]

本発明の基本となる上記の可変利得増幅器においては、上記電流経路制御部が 上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有してお り、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置 されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとと もに、各単位回路の信号出力同士が接続されていることが好ましい。

[0117]

これにより、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。従って、増幅トランジスタの大きさを単位回路毎に制御することができるという効果を奏する。

[0118]

この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの 動作制御電圧を複数の値に切り替える切替制御回路を有していることにより、増 幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流と を制御することができる。従って、より精度の高い制御を行うことができるとい う効果を奏する。

[0119]

この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する 上記動作制御電圧が入力されることにより、使用する動作制御電圧の数が少なく なる。従って、増幅トランジスタを流れる電流量の制御を容易にすることができ るという効果を奏する。

[0120]

この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切

り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えていることにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。従って、より精度の高い制御を行うことができるという効果を奏する。

[0121]

あるいは、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との2つの電圧であることにより、電流を遮断することで増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。従って、容易に電流量を一定に制御することができるという効果を奏する。

[0122]

この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。従って、高精度に電流量を制御することができるという効果を奏する。

[0123]

この可変利得増幅器においては、上記電圧発生回路が、上記総電流量を一定に 制御するように上記動作制御電圧を発生することにより、電流が流れる単位回路 からなる可変利得増幅器において、利得の減少分を確実にIIP3の増大分とし て作用させることができるという効果を奏する。

[0124]

本発明の基本となる前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、IIP3を増大させることができる。従って、より確実

に利得とIIP3とを制御することができるという効果を奏する。

[0125]

この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えている構成である。

[0126]

これにより、カレントミラーを構成する電流制御トランジスタおよび補助電流制御トランジスタによって、電流源からの一定の電流が増幅トランジスタに流れる。それゆえ、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをMOSトランジスタで簡素に構成することによって実現できる。従って、可変利得増幅器の低コスト化を図ることができるという効果を奏する。

[0127]

単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタが増幅トランジスタ差動対からなることにより、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接地電圧の変動に耐性の高い回路を構成することができる。従って、より信頼性の高い可変利得増幅器を提供することができるという効果を奏する。

[0128]

単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、 負荷インピーダンスを介して電源に接続されていることにより、出力電流が電圧 に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できるという効果を 奏する。

[0129]

単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧/電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができるという効果を奏する。

[0130]

単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、該第1および第2トランジスタ差動対を構成するトランジスタを備え、上記第1および第2トランジスタ差動対を構成するトランジスタのゲートに互いに180°位相のシフトした発振信号が入力されることにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧/電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができるという効果を奏する。

[0131]

単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第1トランジスタ差動対および該差動出力の他方がソースに接続される第2トランジスタ差動対であって、互いの差動出力が交差接続される第1および第2トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第3トランジスタ差動対および該差動出力の他方がソースに接続される第4トランジスタ差動対であって、互いの差動出力が交差接続される第3および第4トランジスタ差動対と、該第1ないの差動出力が交差接続される第3および第4トランジスタ差動対と、該第1な

いし4トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第1および第2トランジスタ差動対の差動入力に180°位相のシフトした第1発振信号が入力される一方、第3および第4トランジスタ差動対の差動入力に上記第1発振信号が90°位相シフトした第2発振信号が入力される構成である。

[0132]

これにより、ある信号成分を第1および第2トランジスタ差動対の出力から取り出し、その信号成分を90°位相シフトした信号成分を第3および第4トランジスタ差動対の出力から取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧/電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができるという効果を奏する。

[0133]

単位回路を備えた上記の各可変利得増幅器においては、第1トランジスタと、 該第1トランジスタと対になってカレントミラーを構成する第2トランジスタと 、上記第1および第2トランジスタの動作制御電圧を複数の値に切り替える切替 回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単 位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー 回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記 電流経路制御部の代わりに備えている。

[0134]

これにより、可変インピーダンスカレントミラー回路が、増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを大きくするので、十分な電流を流すことができる。それゆえ、補助電流制御トランジスタから電流制御トランジスタへコピーされる電流が減少することはない。従って、電流制御トランジスタが線形領域動作に入ることを回避して、電流制御トランジスタの動作域を拡大することができるという効果を奏する。

[0135]

単位回路を備えた上記の各可変利得増幅器においては(ただし、上記補助電流

制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く)、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることにより、電流制御トランジスタの遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、IIP3を増大させることができる。従って、利得とIIP3とを容易に制御することができるという効果を奏する。

[0136]

上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための2値をとり、i(0,1,2,…,k;kは0以上の整数)段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をwiとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をi=0から1つずつ段階的に増加させていくときに、第i段階の利得を持つ増幅トランジスタのチャネル幅をWiとし、

 $R = (W k / W 0)^{1/k}$

を満たす定数Rを設定すると、上記増幅トランジスタは、そのチャネル幅が、

$$w i = W 0 \times R^{i} - W 0 \times R^{(i-1)}$$

を満たすように形成されている。

[0137]

これにより、加算チャネル幅Wiは、定数Rのべき乗に比例する。また、一方、導通した増幅トランジスタによって定まる利得は、加算チャネル幅Wiのべき乗に比例する。それゆえ、上記の利得は、デシベル表示(対数表示)でiに線形に依存する。従って、広い可変域を得ることができるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の各実施の形態に係る可変利得増幅器の基本原理となる構成を示すブロ

ック図である。

【図2】

本発明の実施の形態1に係る可変利得増幅器の構成を示す回路図である。

【図3】

(a) は本発明の実施の形態 2 に係る可変利得増幅器の構成を示す回路図であり、(b) はこの可変利得増幅器における電流制御切替スイッチの構成を示す回路図である。

【図4】

本発明の実施の形態2の変形例に係る可変利得増幅器の構成を示す回路図である。

【図5】

本発明の実施の形態2の変形例に係る他の可変利得増幅器の構成を示す回路図である。

【図6】

本発明の実施の形態2の変形例に係るさらに他の可変利得増幅器の構成を示す 回路図である。

【図7】

図6の可変利得増幅器の具体的構成を示す回路図である。

【図8】

本発明の実施の形態3に係る可変利得増幅器の構成を示す回路図である。

【図9】

(a) は図8の可変利得増幅器における単位回路数と利得およびIIP3との関係を示すグラフであり、(b) は図8の可変利得増幅器における利得とIIP3との関係を示すグラフである。

【図10】

本発明の実施の形態4に係る可変利得増幅器の構成を示す回路図である。

【図11】

本発明の実施の形態5に係る可変利得増幅器の構成を示す回路図である。

【図12】

図2の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増 幅器の構成を示す回路図である。

【図13】

図3 (a)の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変 利得増幅器の構成を示す回路図である。

【図14】

図4の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増 幅器の構成を示す回路図である。

【図15】

図5の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増 幅器の構成を示す回路図である。

【図16】

図6の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増 幅器の構成を示す回路図である。

【図17】

図7の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増幅器の構成を示す回路図である。

【図18】

図8の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得増幅器の構成を示す回路図である。

【図19】

図10の可変利得増幅器を全差動化した本発明の実施の形態6に係る可変利得 増幅器の構成を示す回路図である。

【図20】

本発明の実施の形態7に係る全差動型可変利得ミキサ回路の構成を示す回路図である。

【図21】

本発明の実施の形態 8 に係る全差動型可変利得ミキサ回路の構成を示す回路図である。

【図22】

(a) は本発明の実施の形態 9 に係る可変インピーダンスカレントミラー回路 の構成を示す回路図であり、(b) は上記可変インピーダンスカレントミラー回路を含む可変利得増幅器の構成を示す回路図である。

【図23】

従来の可変利得増幅器の構成を示す回路図である。

【図24】

図23の可変利得増幅器における可変抵抗の構成を示す回路図である。

【図25】

図23の可変利得増幅器におけるバイアス電圧調整回路の構成を示す回路図である。

【図26】

図2の可変利得増幅器における各電流制御トランジスタに接続された共通の電流源を備えた、本発明の実施の形態10に係る可変利得増幅器の構成を示す回路 図である。

【符号の説明】


$1 \sim 3 \cdot 6$	単位回路
4	可変インピーダンスカレントミラー回路
5	単位カレントミラー回路
1 1	信号入力トランジスタ(増幅トランジスタ)
11a·11b	信号入力トランジスタ(増幅トランジスタ差動対)
1 2	電流制御トランジスタ(第1トランジスタ)
1 3	電流制御切替スイッチ(切替制御回路、切替回路)
1 4	電流制御トランジスタ(補助電流制限トランジスタ、第2ト
	ランジスタ)
1 7	トランジスタ差動対
17a·17b	トランジスタ
18 · 19	負荷インピーダンス
2 0	トランジスタ差動対(第1トランジスタ差動対)

特2002-029742


	•
2 0 a	トランジスタ
2 0 b	トランジスタ
2 1	トランジスタ差動対(第2トランジスタ差動対)
2 1 a	トランジスタ
2 1 b	トランジスタ
2 2	トランジスタ差動対(第3トランジスタ差動対)
2 2 a	トランジスタ
2 2 b	トランジスタ
2 3	トランジスタ差動対(第4トランジスタ差動対)
2 3 a	トランジスタ
2 3 b	トランジスタ
24 · 25	負荷インピーダンス
2 6	電流源
3 1	制御電圧発生回路(電圧発生回路)
C	電流経路制御回路(電流経路制御部)
Q	増幅トランジスタ部(増幅トランジスタ)
Vcnt1 · Vcnt2	電流制御電圧(動作制御電圧)
Vcc · Vss	電源電圧
V_{L0}	発振信号
V _{L0} I	第1発振信号
$V_{L0}Q$	第2発振信号

【書類名】 図面


【図1】




【図2】




【図3】






【図4】




【図5】






【図6】







【図7】




【図8】




【図9】






【図10】




1 0


【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




[図20]




【図21】




【図22】




(b)




【図23】




【図24】



【図25】



【図26】



【書類名】 要約書

【要約】

【課題】 利得の減少分をIIP3(3次の入力インターセプトポイント)の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現する

【解決手段】 電流経路制御回路Cで、増幅トランジスタ部Qに流れる電流の経路を制御することによって、増幅トランジスタ部Qを構成するトランジスタの実質的な大きさを制御し、利得およびIIP3を制御する。回路に流れる電流値Iを電流経路制御回路Cで一定に保つことにより、トランジスタの大きさW/Lが縮小または増大すると、トランスコンダクタンス(利得)が低下または上昇し、IIP3が増大または減少する。

【選択図】 図1

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社